user hidden basic

  pokój: 6­10
  telefon: 237 1316
  e-mail: Ten adres pocztowy jest chroniony przed spamowaniem. Aby go zobaczyć, konieczne jest włączenie w przeglądarce obsługi JavaScript.

 

 

Lista publikacji

Artykuły i referaty konferencyjne:

  1. Kulisz J.: Opis widmowy układów z przełączanymi pojemnościami, Elektronika (XXXV) 9/1994, Warszawa 1994, str. 15-21

  2. Kulisz J.: Współczesne metody projektowania układów cyfrowych, Zeszyty naukowe Politechniki Śląskiej, Elektronika z. 3, Gliwice 1994, str.183

  3. Jaklewicz M., Pułka A., Kulisz J., Sakowski W., Nowak B.: Modelling Microcontrollers with VHDL Language, International Conference Programmable Devices and Systems PDS ‘95, Gliwice 1995, str. 95

  4. Wojnarowski J., Kaliński W., Kulisz J.: Wielokanałowy rejestrator do monitorowania faz działania maszyn roboczych na bazie komputera IBM PC; XI Konferencja Naukowa Problemy Rozwoju Maszyn Roboczych PRMR ‘98, Gliwice-Zakopane 1998, tom 2, str. 413

  5. Praca zbiorowa pod redakcją Józefa Wojnarowskiego: Modele układów maszyna – operator w ograniczaniu oddziaływania drgań wzbudzanych ruchem przerywanym, Wydawnictwo Katedry Mechaniki, Robotów i Maszyn Politechniki Śląskiej, zeszyt nr 6, Gliwice 1999, ISBN83-909038-2-2, współautorstwo rozdziału 3, str. 34

  6. Kulisz J.: Implementacja sekwencyjnych algorytmów sterowania w sterownikach programowalnych SIMATIC bez użycia SFC, biuletyn naukowo techniczny OBRUM “Szybkobieżne Pojazdy Gąsienicowe”, ISSN 0860-8369, nr 12 - 1999, Gliwice 1999, str. 125

  7. Kulisz J.: Opis widmowy wielofazowych układów z przełączanymi pojemnościami, Elektronika 5/2000, Warszawa 2000, str. 17

  8. Kulisz J.: A Generalization of Frequency Description of SC/SI Circuits with Periodically Time-Variant Topology, Proceedings of the 1-st International Conference on Signals and Electronic Systems ICSES’2000, Ustroń, 17 – 20 October 2000, pp. 349 - 354

  9. Kulisz J.: Describing Output Signal Spectra of SC Circuits by Means of Various Sampling Functions, Proceedings of the International Conference on Signals and Electronic Systems ICSES’2001, Łódź, 18 – 21 September 2001, pp. 321 - 326

  10. Błaszkowski A., Ciążyński W., Garlicki M., Kulisz J.: Adaptive Current Filters using FPAAs, Proceedings of the IFAC Workshop on Programmable Devices and Systems PDS’2001, Gliwice, Poland, 22nd – 23rd November 2001, pp. 224-229

  11. Błaszkowski A., Ciążyński W., Garlicki M., Kulisz J.: Adaptive Current Filters using FPAAs, Programmable Devices and Systems 2001 (PDS 2001). Proceedings volume from the 5th IFAC Workshop. Elsevier Sci. Kidlington, UK. 2002, pp. 209-14

  12. Kulisz J.: Describing Digital Sampled-Data Systems Using Generalised Sampling Functions, Proceedings of the International Conference on Signals and Electronic Systems ICSES’2002, Świeradów Zdrój, 25 – 27 September 2002, pp. 255-260

  13. Błaszkowski A., Ciążyński W., Garlicki M., Kulisz J.: A Comparative Analysis of Continuous- and Discrete-Time Field Programmable Analogue Arrays, Proceedings of the IFAC Workshop on Programmable Devices and Systems PDS’2003, Ostrava, Czech Republic, 11th – 13th February 2003, pp. 190-195

  14. Kulisz J.: PLC Software Development supported by utilising a Simulator Program Block, Proc. of the International Conference on Programmable Devices and Systems, PDS’2004, Cracow, Poland, November 18th - 19th, 2004, pp. 121-125

  15. Kulisz J., Garlicki M.: Opis widmowy układów SC i SI przy wykorzystaniu uogólnionych funkcji interpolujących, Elektronika, nr 8/2005, Warszawa 2005, pp. 16-20, ISSN 0033-2089

  16. Kania D., Kulisz J., Milik A.: A Novel Method of Two-Stage Decomposition dedicated for PAL-Based CPLDs, Proceedings of the 8-th Euromicro Conference on Digital System Design, DSD’2005, 30 Aug. – 3 Sept. 2005, Porto, Portugal, pp. 114-121

  17. Kania D., Milik A., Kulisz J.: Decomposition of Multi-Output Functions for CPLDs, Proceedings of the 8-th Euromicro Conference on Digital System Design, DSD’2005, 30 Aug. – 3 Sept. 2005, Porto, Portugal, pp. 442-449

  18. Kania D., Milik A., Kulisz J., Czerwiński R.: Kodowanie wzorców kolumn zorientowane na realizację w strukturach typu PAL, Elektronika, nr 11/2005, Warszawa 2005, pp. 41 – 44, ISSN 0033-2089, przedruk z materiałów konferencyjnych KKE’2005, Darłowo Darłówko Wschodnie, 12-15 czerwca 2005, ss. 177-182

  19. Kania D., Kulisz J., Milik A., Czerwiński R.: Modele dekompozycji przeznaczone dla struktur matrycowych, Materiały konferencji Reprogramowalne Układy Cyfrowe, RUC’2005, 12-13 maja, Szczecin 2005, pp. 77-84

  20. Czerwiński R., Kania D., Kulisz J.: Kodowanie stanów pod kątem redukcji liczby warstw logicznych, Krajowa Konferencja Elektroniki KKE'2005, Darłówko Wschodnie 2005, pp. 513-518

  21. Kania D., Kulisz J.: A Method of Logic Synthesis for PAL-based CPLD-s, based on Two-stage Decomposition, Proceedings of the IFAC Workshop on Programmable Devices and Embedded Systems PDeS’2006, Brno, Czech Republic, 14th – 16th February 2006, pp. 163-168

  22. Kania D., Kulisz J.: The Row Incompatibility and Complement Graph – a novel concept of Graph for Logic Synthesis, Proceedings of the IFAC Workshop on Programmable Devices and Embedded Systems PDeS’2006, Brno, Czech Republic, 14th – 16th February 2006, pp. 169-173

  23. Kulisz J.: Improving spectral characteristics of SC circuits by using clocks with unequal phase intervals, Proceedings of the International Conference on Signals and Electronics Systems ICSES’06, 17-20 Sept. 2006, Łódź, Poland, Vol. 2, pp. 621-624

  24. Czerwiński R., Kania D., Kulisz J.: FSMs State Encoding targetting at Logic Level Minimization, Bulletin of the Polish Academy of Sciences, Vol. 54, No. 4, 2006, pp. 479-487

  25. Kania D., Kulisz J., Milik A., Czerwiński R.: Strategie syntezy przeznaczone dla układów CPLD, Pomiary, Automatyka, Kontrola, RUC 2006, 18-19 maja 2006, nr 7 bis, pp. 103-105

  26. Kania D., Kulisz J.: Logic synthesis for PAL-based CPLD-s based on two-stage decomposition, The Elsevier Journal of Systems and Software Volume 80, Issue 7, July 2007, Pages 1129-1141

  27. Kulisz J.: Metoda opisu widmowego układów SC i SI wykorzystująca uogólnione funkcje interpolujące, przyjęty do druku w Zeszytach naukowych Politechniki Śląskiej, 2007

  28. Kania D., Kulisz J., Zastosowanie grafu niezgodności i dopełnień w procesie kodowania automatów asynchronicznych, (An application of the Incompatibility and Complement Graph to asynchronous FSM coding), Pomiary, Automatyka, Kontrola vol. 54, nr 8, 2008, ss. 486-488, (Numer specjalny RUC 2008, 15-16 maja 2008)

  29. Czerwiński R., Kulisz J.: State Machine description oriented towards effective usage of vendor-independent synthesis tools, Proceedings of the IFAC Workshop on Programmable Devices and Embedded Systems PDES’2009, Rožnov pod Radhoštěm, Czech Republic, 10th – 12th February 2009, pp. 27-31

  30. Czerwiński R., Kulisz. J.: Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy, Elektronika, No. 2/2009, pp. 77-82

  31. Kania D., Milik A., Kulisz J., Opara A.: Logic synthesis dedicated for CPLD circuits, Electronics and Telecommunications Quarterly, 2009, Vol. 55, No. 2, pp. 287-315

  32. Kulisz J., Mocha J., Woźnica T.: Reducing Electromagnetic Disturbances in FPGA circuits by using Multiphase Clocks, International Conference on Signals and Electronic Systems ICSES’10, Gliwice, Poland, September 7-10, 2010, pp. 193-196

  33. Kulisz J., Mocha J., Woźnica T.: Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS, Elektronika, nr 12/2010, pp. 16 – 18, ISSN 0033-2089

  34. Kulisz J., Czerwiński R., Mocha J., Chmiel. M.: A PC-based Object Simulator for supporting PLC Software Ddevelopment, IFAC Workshop on Programmable Devices and Embedded Systems PDeS 2010, Pszczyna, Poland, October 6-8, 2010, pp. 239-244

  35. Kulisz J., Czerwiński R., Mocha J., Chmiel M., Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC, Pomiary Automatyka Kontrola, Wydawnictwo PAK, Warszawa 2011, Vol. 57, nr 1/2011, pp. 3-5

  36. Mazek K., Chmiel M., Kulisz J.: Panel operatorsko-diagnostyczny na komputerze PC współpracujący ze sterownikiem Simatic S7-200, Krajowa Konferencja Elektroniki, Darłowo, 11-14.06.2012, str. 81

  37. Mazek K, Chmiel Mirosław and Kulisz Józef. A PC-based operator and diagnostic panel for Simatic S7-200 programmable controllers, 2013. ARCHIVES OF ELECTRICAL ENGINEERING, no. 62(2), pp. 307-320

  38. Malcher Andrzej, Chmiel Mirosław and Kulisz Józef. Generacja zależności czasowych w sterownikach programowalnych, 2013. ELEKTRONIKA : KONSTRUKCJE, TECHNOLOGIE, ZASTOSOWANIA, no. 89(7), pp. 119-122

  39. Kulisz Józef and Mikucki J. An IP-Core Generator for Circuits performing Arithmetic Multiplication, 2013. 12th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS'13), 25/09/2013-27/09/2013, Velke Karlovice, CZECH REPUBLIC. 12th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems

  40. Kulisz Józef, Chmiel Mirosław and Malcher Andrzej. Generating time intervals in Programmable Logic Controllers, 2013. 12th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS'13), 25/09/2013-27/09/2013, Velke Karlovice, CZECH REPUBLIC, pp. 42-47

  41. Chmiel Mirosław, Kulisz Józef, Czerwiński Robert, Krzyżyk Adrian, Rosół Marcin and Smolarek Patryk. An IEC 61131-3-based PLC Implemented by means of an FPGA, 2015. MICROPROCESSORS AND MICROSYSTEMS, vol. 2015, no. 11

  42. Kulisz Józef, Chmiel Mirosław, Krzyżyk Adrian and Rosół Marcin. A Hardware Implementation of Arithmetic Operations for an FPGA-based Programmable Logic Controller, 2015. 13th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems (PDeS’15), 13/05/2015-15/05/2015, Kraków, pp. 471-476

  43. Chmiel Mirosław, Kulisz Józef, Czerwiński Robert, Krzyżyk Adrian, Rosół Marcin and Smolarek Patryk. An IEC 61131-3-based PLC Implemented by means of an FPGA, 2016. MICROPROCESSORS AND MICROSYSTEMS, vol. 2016, no. 44, pp. 28-37

  44. Kulisz Józef, Nawrot Radosław and Kania Dariusz. Synthesis of energy-efficient counters implemented in PLD circuits, 2016. International Conference of Computational Methods in Sciences and Engineering (ICCMSE), 17/03/2016-20/03/2016, Athens, GREECE. PROCEEDINGS OF THE INTERNATIONAL CONFERENCE OF COMPUTATIONAL METHODS IN SCIENCES AND ENGINEERING 2016 (ICCMSE-2016), ISBN: 978-0-7354-1454-9

  45. Kulisz Józef. State Assignment for Asynchronous FSMs with the use of the Incompatibility and Complement Graph, 2016. International Conference of Computational Methods in Sciences and Engineering (ICCMSE), 17/03/2016-20/03/2016, Athens, GREECE. PROCEEDINGS OF THE INTERNATIONAL CONFERENCE OF COMPUTATIONAL METHODS IN SCIENCES AND ENGINEERING 2016 (ICCMSE-2016), ISBN: 978-0-7354-1454-9


Podręczniki i skrypty:

  1. Garbolino T., Gucwa K., Hławiczka A., Kania D., Kardaszewicz J., Kulisz J., Morawiec A.: Laboratorium podstaw techniki cyfrowej - Wyd. 1, Wydawnictwo Politechniki Śląskiej, Gliwice 2001

  2. Garbolino T., Gucwa K., Hławiczka A., Kania D., Kardaszewicz J., Kulisz J., Morawiec A.: Laboratorium podstaw techniki cyfrowej - Wyd. 2 popr, Wydawnictwo Politechniki Śląskiej, Gliwice 2002

  3. Garbolino T., Gucwa K., Hławiczka A., Kania D., Kardaszewicz J., Kulisz J., Morawiec A.: Laboratorium podstaw techniki cyfrowej - Wyd. 3 popr, Wydawnictwo Politechniki Śląskiej, Gliwice, 2010